Chiplet技术发展历程与现状分析及合明科技芯片清洗剂介绍

合明科技发布时间：2025-10-09 👁 1711 Tags：Chiplet芯片清洗剂 6G通信芯片清洗剂芯片清洗剂

Chiplet技术通过将复杂的单芯片系统分解为多个小型、模块化的芯粒，再借助先进封装集成，已成为应对摩尔定律放缓、持续提升芯片性能的关键路径。下面这张表格梳理了其发展的关键阶段和核心驱动力，帮助你快速了解：

时间阶段	发展特点与关键进展	技术/生态驱动力
~2015年	- 1995年，Intel在Pentium Pro中首次将CPU与L2 Cache分离制造再封装。	- 先进封装（如MCM）作为权宜之计。
概念雏形期	- 2015年，Marvell提出MoChi（模块化芯片）架构。	- 先进封装（如MCM）作为权宜之计。
2017年~2021年	- AMD 率先在EPYC服务器CPU中成功实现Chiplet商业化。	- 高性能计算需求推动架构创新。
商业落地期	- Apple推出M1 Ultra芯片，通过UltraFusion封装连接两枚M1 Max芯粒。	- 经济效益：分离制造不同功能的芯粒，使用最适合的工艺，显著降低成本。
2022年至今	- UCIe（通用芯粒互连 Express）联盟成立，制定全球互连标准。	- 接口标准化（UCIe）实现不同厂商芯粒的互通互用。
生态建设与爆发期	- 中国发布《小芯片接口总线技术要求》。	- 设计范式升级：从单点优化的DTCO迈向系统级协同的STCO。
	- 应用扩展至AI加速器、汽车电子等领域。

Chiplet的兴起，是技术瓶颈和经济效益共同作用下的必然选择。

摩尔定律的“失效”：大约在28nm工艺节点之后，晶体管微缩带来的成本下降趋势基本停止，继续追求更先进的制程，不仅技术难度呈指数级增加，经济成本也急剧攀升。单纯依靠工艺进步来提升芯片性能的道路变得越来越艰难。
“规模经济”转向“范围经济”：传统SoC（系统级芯片）将所有功能集成于一体，设计复杂、成本高昂，且一旦制造完成功能便固定。Chiplet则将大芯片拆分为功能单一的芯粒，这些芯粒可以被视为可复用的“硬核IP”。同一个芯粒（如计算核心）可以在多款不同产品中重复使用，极大降低了设计和验证成本，提升了开发灵活性。
异构集成的胜利：一个复杂的SoC中，并非所有部分都能同样受益于最先进的制程。例如，I/O部分和模拟电路使用成熟工艺更具性价比；而计算核心则迫切需要先进工艺来提升性能。Chiplet允许为芯片的不同部分精准选择最合适的工艺，然后通过先进封装技术集成，实现最佳的性能、功耗和成本平衡。

目前，Chiplet技术已形成从设计、制造到封装的完整技术体系。

UCIe标准已成为全球公认的生态核心。它旨在像USB标准一样，让不同公司、不同工艺制造的芯粒能够“即插即用”。除了UCIe，还存在BoW等标准，以满足不同性能和成本需求的应用。
中国也推出了自主的《小芯片接口总线技术要求》标准（由CCITA制定），旨在构建本土生态。

设计变革：从DTCO到STCO
随着系统复杂度提升，设计焦点正从传统的“设计-工艺协同优化”迈向 “系统技术协同优化” 。这意味着需要协同优化芯片、封装、系统甚至散热，对EDA工具和设计方法提出了全新挑战。

Chiplet技术正从高端领域向更广阔的市场扩展。

当前应用高地：AI与数据中心
对于追求极致算力的AI芯片，Chiplet几乎是必然选择。英伟达、AMD、博通等公司的顶级AI加速器都广泛采用该技术。Arm也推出了基于Chiplet的计算子系统平台，帮助更多公司以更低成本和风险开发定制化AI芯片。
未来市场潜力：汽车与6G通信
据Omdia预测，到2035年全球Chiplet市场规模有望增长至570亿美元。未来，该技术将向对可靠性要求极高的汽车电子领域渗透，并有望在未来的6G通信系统中扮演重要角色。
生态模式：从“封闭”走向“拼多多”
芯原半导体总裁代文亮指出，Chiplet生态正从英伟达式的全封闭模式，转向以开放标准为纽带的 “拼多多模式” 。在这种模式下，芯片设计者可以像在购物平台挑选商品一样，集成来自不同供应商的标准化芯粒，极大地促进了产业链的分工与合作。

希望以上分析能帮助你全面了解Chiplet技术。